دانشگاه رازی

چکیده در این کار، طراحی یک مدار آنالوگ مبتنی بر ممریستور برای پیاده سازی قانون یادگیری (STDP (Plasticity Dependent-Timing-Spike ارائه شده است. در این ساختار، ممریستور به عنوان عنصر سیناپسی با وزن قابلتنظیم به کار میرود و تغییر مقاومت آن تابع اختالف زمانی بین اسپایکهای نورون پیش سیناپسی و پسسیناپسی است. بر اساس قانون STDP ،اگر اسپایک پیشسیناپسی قبل از اسپایک پسسیناپسی رخ دهد، فرآیند تقویت بلندمدت )LTP ) اتفاق افتاده و مقاومت ممریستور افزایش مییابد؛ در مقابل، اگر اسپایک پس سیناپسی زودتر رخ دهد، تضعیف بلندمدت )LTD ) ایجاد شده و مقاومت کاهش مییابد. این رفتار با رابطه نمایی وابسته به اختالف زمان ?t مدلسازی میشود.برای تحقق این مکانیزم در حوزه آنالوگ، از مدارهای RC به منظور تولید پاسخهای نمایی زمانی و شکلدهی پنجره یادگیری استفاده شده است. ولتاژهای حاصل از مسیرهای پیش و پس سیناپسی بهگونهای بر دو سر ممریستور اعمال میشوند که پالریته و دامنه ولتاژ موثر، نوع و میزان تغییر وزن را تعیین کند. مدل رفتاری ممریستور نیز با استفاده از معادالت وابسته به حالت داخلی شبیهسازی شده و امکان پیادهسازی در محیط HSPICE فراهم گردیده است. نتایج تحلیلی و شبیهسازی نشان می دهد که مدار پیشنهادی قادر است منحنی استاندارد STDP با ناحیههای LTP و LTD نمایی را بازتولید کند. این ساختار به دلیل سادگی، مقیاسپذیری، توان مصرفی پایین و سازگاری با فناوری CMOS ،گزینهای مناسب برای پیادهسازی شبکههای عصبی نورومورفیک سختافزاری و سامانههای یادگیری تطبیقی محسوب میشود.